Der HEPI ASIC, der die Vorverarbeitung der von 2 Detektoren des INTEGRAL Satelliten erfassten Daten übernimmt, kommuniziert über einen seriellen Link mit der Data Processing Unit(DPE). Die DPE schickt Setup- und Kommando-Daten und liest Statusinformationen aus. Der HEPI ASIC verfügt über zwei schnelle UARTs (4 Mhz)  für die Datenerfassung über zwei  unabhängige Datenströme aus den Detektoren, zwei Speicher-Interfaces, zwei 16-Bit FIFO Steuerungen, sowie fünf Arithmetische-Einheiten für die Verarbeitung der wissenschaftlichen Daten. Die aufbereiteten Daten werden wiederum über zwei schnelle serielle Schnittstellen (5Mhz) an die DPE weitergereicht.

Im Zuge der HEPI-Entwicklung wurde zunächst ein FPGA-basiertes Prototypensystem auf XILINX XC4085XLA Basis entworfen und umgesetzt, sowie das gesamte System in einer aufwendigen, alle Protokolle nachbildenden VHDL-Testbench modelliert. Nach den erfolgreichen Prototypentests wurde die FPGA-Schaltung in eine strahlungsharte ASIC-Technologie umgesetzt, optimiert und verifiziert. Gefertigt wurde der HEPI ASIC durch TEMIC/MHS.