DD&T Digital Design & Technology Gesellschaft für Hard- und  Software Entwicklung mbH  Electrical Engineering & IT Design Services

Einige von DD&T für den internen Gebrauch entwickelte Tools haben sich als so hilfreich erwiesen, daß sie als Ergänzung der gängigen Design-Flows erworben werden können (für Unix/Linux oder WinNT/Win98 Platformen).

Mit dem Structural Netlist Viewer können sowohl hierarchische EDIF Netlisten als auch strukturelle VHDL/Verilog Netzlisten visuell analysiert werden und mit automatischen Checks verifiziert werden (im Gegensatz zu den üblichen unübersichtlichen Synthese-Schematics werden die Schaltungszusammenhänge gezielt erzeugt und dargestellt).

U.a. stehen folgende z.T. technologieunabhängigen Tests zur Verfügung:
- Fanout/Load Violations  - Shorts to Power/Ground  - Unconnected Input Gate Ports / Primary IO-Pins  - Delay Lines / Uncontrolled Pulse  - Spikes on Primary Outputs  - Combinatorial Loops  - Non-Controlled Reset and States  - Non-Controlled High Impedance  - Shift Register Constructs  - Wired Or Constructs
Der Structural Netlist Viewer hat sich vor allem beim Auffinden und Analysieren von Synthese-Problemen bewährt. Er ist sowohl für FPGA als auch für ASIC-Technologien einsetzbar.	Inkl. Strokes gesteuertem  Schematic Viewer!

Key-Features:
- Konvertierung in unterschiedliche Layout Formate  - Integrierter Viewer (inkl. Steuerung über Strokes)  - Verschiedene Visualisierungsmethoden      (z.B. Layer- oder Structure-Spezifisch)  - Einfache Integration von Layoutmanipulationen     nach Anwendervorgaben